GermanWikipedia - /page/entry.mu

Micron Document

<!DOCTYPE html>

<title>Programmable Array Logic</title>

</head>

<h1 id="firstHeading" class="firstHeading mw-first-heading"><span class="mw-page-title-main">Programmable Array Logic</span></h1>

</header>

</div>

<p><b><span lang="en">Programmable Array Logic</span></b> (kurz <b>PAL</b> genannt) sind elektronische <a href="Integrierter_Schaltkreis" title="Integrierter Schaltkreis">Halbleiterbausteine</a> im Bereich der <a href="Digitaltechnik" title="Digitaltechnik">Digitaltechnik</a>, die durch Programmierung eine logische Verknüpfungsstruktur der Eingangssignale zu den Ausgangssignalen erhalten. Eine alternative deutsche Bezeichnung lautete auch "<b>programmierbare Zellenlogik</b>"<sup id="cite_ref-1" class="reference"><a href="#cite_note-1"><span class="cite-bracket">[</span>1<span class="cite-bracket">]</span></a></sup>. Sie wurden 1978 durch die Firma <a href="Monolithic_Memories" title="Monolithic Memories">Monolithic Memories Inc.</a> (MMI) entwickelt und in den Folgejahren produziert.<sup id="cite_ref-MMI_PAL_Ad_2-0" class="reference"><a href="#cite_note-MMI_PAL_Ad-2"><span class="cite-bracket">[</span>2<span class="cite-bracket">]</span></a></sup> PAL wurden in einer der ersten Hardwarebeschreibungssprachen <a href="PALASM" title="PALASM">PALASM</a> programmiert.

<a href="AMD" title="AMD">AMD</a> brachte 1983 den PAL AMPAL22V10 (22V10) auf den Markt.

Die deutsche Philips-Tochterfirma <a href="Valvo" title="Valvo">Valvo</a> fertigte laut Datenbuch 1984 programmierbare integrierte Logik-Schaltkreise<sup id="cite_ref-3" class="reference"><a href="#cite_note-3"><span class="cite-bracket">[</span>3<span class="cite-bracket">]</span></a></sup>.

1986 hatten die universelleren <a href="Programmierbare_logische_Anordnung" title="Programmierbare logische Anordnung">PLAs</a> die entwicklungstechnisch älteren PALs bereits weitgehend vom Halbleitermarkt verdrängt<sup id="cite_ref-4" class="reference"><a href="#cite_note-4"><span class="cite-bracket">[</span>4<span class="cite-bracket">]</span></a></sup>.

</p>

<div class="mw-heading mw-heading2"><h2 id="Allgemeines">Allgemeines</h2></div>

<p>PALs sind Sonderfälle von PLAs (<a href="Programmierbare_logische_Anordnung" title="Programmierbare logische Anordnung">Programmable Logic Arrays</a>) und dadurch gekennzeichnet, dass ausschließlich ihr UND-Array programmierbar ist. PALs sind nur einmal beschreibbar, da die Verknüpfungen auf dem Chip im Rahmen des Programmierprozesses mittels <i>Durchbrennen von Verbindungen</i> (Fuse-Technologie) oder <i>Durchbrennen von Isolierungen</i> (<a href="Antifuse-Technologie" title="Antifuse-Technologie">Antifuse-Technologie</a>) hergestellt werden. Für die Programmierung werden die dazu notwendigen Daten in der Regel in Dateien im <a href="JEDEC_Solid_State_Technology_Association#Dateiformat" title="JEDEC Solid State Technology Association">JEDEC-Format</a> gespeichert.

</p><p>Eine Weiterentwicklung der PALs und PLAs sind GALs (Generic Array Logic) und die entwicklungstechnisch noch jüngeren, aber komplizierter aufgebauten CPLDs (Complex Programmable Logic Device).

</p><p>Seit Mitte der 1990er Jahre werden PALs und GALs in neu entwickelten Schaltungen kaum noch eingesetzt und sind fast vollständig durch <a href="Complex_Programmable_Logic_Device" title="Complex Programmable Logic Device">Complex Programmable Logic Devices</a> (CPLDs) abgelöst worden. CPLDs besitzen keine Einschränkungen bezüglich der Verwendbarkeit der UND-/ODER-Matrizen im Eingangsbereich, sind elektronisch programmier- und löschbar und umfassen darüber hinaus eine bestimmte Anzahl an <a href="Register_(Computer)" class="mw-redirect" title="Register (Computer)">Registern</a>. Die Funktion wird wie auch bei <a href="Field_Programmable_Gate_Array" title="Field Programmable Gate Array">Field Programmable Gate Arrays</a> (FPGAs) mittels abstrakter Hardware-Programmiersprachen, wie beispielsweise <a href="Very_High_Speed_Integrated_Circuit_Hardware_Description_Language" title="Very High Speed Integrated Circuit Hardware Description Language">VHDL</a>, spezifiziert.

</p>

<div class="mw-heading mw-heading2"><h2 id="Hersteller">Hersteller</h2></div>

<ul><li>ehem. <a href="Monolithic_Memories" title="Monolithic Memories">Monolithic Memories Inc.</a>, USA</li>

<li>ehem. <a href="Valvo" title="Valvo">Valvo</a> GmbH, Deutschland</li>

<li>ehem. <a href="Philips" title="Philips">Philips</a> GmbH, Niederlande</li>

<li>ehem. <a href="Texas_Instruments" title="Texas Instruments">Texas Instruments</a>, USA</li>

<li>ehem. <a href="National_Semiconductor" title="National Semiconductor">National Semiconductor</a>, USA</li>

<li>ehem. <a href="Lattice_Semiconductor_Corporation" title="Lattice Semiconductor Corporation">Lattice</a></li>

<li>ehem. <a href="Cypress_Semiconductor_Corporation" title="Cypress Semiconductor Corporation">Cypress Semiconductor Corporation</a></li></ul>

<div class="mw-heading mw-heading2"><h2 id="Weiterentwicklungen">Weiterentwicklungen</h2></div>

<div class="mw-heading mw-heading3"><h3 id="Generic_Array_Logic_(GAL)"><span id="Generic_Array_Logic_.28GAL.29"></span>Generic Array Logic (GAL)</h3></div>

<p>Als Weiterentwicklung der PALs kamen zuerst durch die <a href="Lattice_Semiconductor_Corporation" title="Lattice Semiconductor Corporation">Lattice Semiconductor Corporation</a> die wiederbeschreibbaren <span lang="en"><b>Generic Array Logic</b></span> (kurz <b>GAL</b> genannt) -Bausteine auf den Markt. Sie bestehen aus einer programmierbaren UND-Matrix und einer fest verdrahteten ODER-Matrix. Im Gegensatz zum PAL sind sie elektrisch beschreibbar und entweder durch UV-Licht (<a href="Erasable_Programmable_Logic_Device" title="Erasable Programmable Logic Device">EPLD</a>) oder elektrisch (EEPLD) löschbar, wodurch eine Neuprogrammierung möglich wird.

</p>

<p>Die Bezeichnung GAL ist ein Warenzeichen der Firma Lattice, wodurch es einige Firmen gibt, die diese Bausteine mit ihrem Originalnamen unter Lizenz bezeichnen, und andere Firmen, welche diese Bausteine umbenannt haben (bei <a href="AMD" title="AMD">AMD</a> beispielsweise unter dem Namen PALCE) – hierbei unterscheidet sich der Programmieralgorithmus, jedoch nicht die Pinbelegung und Funktion.

</p><p>Die Bezeichnung gibt im Muster an, um was für einen Logikbaustein es sich handelt, und gibt Informationen über seine Eigenschaften an. Ein GAL16v8 ist ein GAL-Baustein mit 16 Matrixeingängen für die Logikmatrix, dem Ausgangstyp v (variable Architektur) und verfügt über acht Ausgänge. Anschließend kommt nach einem Minus die Gatterdurchlaufverzögerung in ns und weitere Informationen über Betriebstemperaturen und das <a href="Chipgeh%C3%A4use" title="Chipgehäuse">Chipgehäuse</a>.

</p><p>GAL-Bausteine haben drei verschiedene Betriebsmodi, welche durch zwei Architekturbits beim Programmieren festgelegt werden. Ein drittes Bit setzt für Ausgänge die Funktion, ob sie als Eingang oder Ausgang fungieren sollen (AC1(n), n=Pinnummer). Das bedeutet, dass generell jeder Ausgang auch als Eingang verwendet werden kann. Der Simple-Mode (SYN=1, AC0=0) ermöglicht die Verwendung des GAL-Bausteins als einfaches <a href="Logikgatter" title="Logikgatter">Logikgatter</a>, mit Verknüpfung der AND-Bausteine mit nachfolgenden OR-Bausteinen. Der Complex-Mode (SYN=1, AC0=1) lässt das Multiplexen mithilfe von <a href="Tri-State" title="Tri-State">Tri-State</a>-ausgängen zu und der letzte der Modi, der Registermodus, ermöglicht die Verschaltung von Logikgattern mit Registern durch integrierte <a href="D-Flipflop" class="mw-redirect" title="D-Flipflop">D-Flipflops</a>. Dadurch kann man sogar kleinere komplexere Schaltungen aufbauen, ohne ständig die Schaltungen durch weitere externe Logikbausteine erweitern zu müssen.

</p><p>Ende 1988 brachte <a href="SGS-Thomson" class="mw-redirect" title="SGS-Thomson">SGS-Thomson</a> laut genanntem Datenbuch GALs auf den Markt<sup id="cite_ref-5" class="reference"><a href="#cite_note-5"><span class="cite-bracket">[</span>5<span class="cite-bracket">]</span></a></sup>.

</p><p>Hersteller von GALs:

</p>

<ul><li><a href="Lattice_Semiconductor_Corporation" title="Lattice Semiconductor Corporation">Lattice</a></li>

<li><a href="SGS-Thomson" class="mw-redirect" title="SGS-Thomson">SGS-Thomson</a></li>

<li><a href="Cypress_Semiconductor_Corporation" title="Cypress Semiconductor Corporation">Cypress Semiconductor Corporation</a><sup id="cite_ref-6" class="reference"><a href="#cite_note-6"><span class="cite-bracket">[</span>6<span class="cite-bracket">]</span></a></sup></li></ul>

<div class="mw-heading mw-heading3"><h3 id="Sonstige">Sonstige</h3></div>

<p>Seit Mitte der 1990er Jahre werden PALs/PLAs und GALs in neu entwickelten Schaltungen kaum noch eingesetzt und sind fast vollständig durch die komplexer aufgebauten <a href="Complex_Programmable_Logic_Device" title="Complex Programmable Logic Device">Complex Programmable Logic Devices</a> (CPLDs) abgelöst worden.

CPLDs besitzen keine Einschränkungen bezüglich der Verwendbarkeit der UND-/ODER-Matrizen im Eingangsbereich, sind elektronisch programmier- und löschbar, sind wie <a href="Field_Programmable_Gate_Array" title="Field Programmable Gate Array">Field Programmable Gate Arrays</a> (FPGAs) in einheitlichen Hardware-Programmiersprachen, wie beispielsweise <a href="Very_High_Speed_Integrated_Circuit_Hardware_Description_Language" title="Very High Speed Integrated Circuit Hardware Description Language">VHDL</a>, programmierbar und umfassen darüber hinaus eine bestimmte Anzahl an <a href="Register_(Computer)" class="mw-redirect" title="Register (Computer)">Registern</a>.

siehe: <a href="Complex_Programmable_Logic_Device" title="Complex Programmable Logic Device">Complex Programmable Logic Device</a>

</p><p>CPLD gehört laut Böhmer noch zur Gruppe der PAL/PLA/PLD(Programmable Logic Device) und GAL, hat aber einen komplizierteren Innenaufbau im IC. Die noch neueren FPGAs gehören hingegen zu einer anderen Technologie<sup id="cite_ref-7" class="reference"><a href="#cite_note-7"><span class="cite-bracket">[</span>7<span class="cite-bracket">]</span></a></sup>.

</p>

<div class="mw-heading mw-heading2"><h2 id="PIN-Kompatibilität_und_Benennung_von_PALs_und_GALs"><span id="PIN-Kompatibilit.C3.A4t_und_Benennung_von_PALs_und_GALs"></span>PIN-Kompatibilität und Benennung von PALs und GALs</h2></div>

<p>Die Bezeichnung 16L8 des PAL bedeutet, dass dieser 16 Eingänge hat und 8 Ausgänge mit <a href="Logikpegel#Positive_und_negative_Logik" title="Logikpegel">negativer Ausgangslogik</a> (L="Low" als Ausgangslogik). Ein H anstelle des L steht für positive Ausgangslogik. Ein R steht für die Nutzung als <a href="Flipflop#Taktflankengesteuertes_D-Flipflop" title="Flipflop">Register</a> (Speicher für Dualzahlen)<sup id="cite_ref-8" class="reference"><a href="#cite_note-8"><span class="cite-bracket">[</span>8<span class="cite-bracket">]</span></a></sup>.

</p><p>Die älteren GALs von <a href="Lattice_Semiconductor_Corporation" title="Lattice Semiconductor Corporation">Lattice</a> sind mit den deutlich älteren PALs pinkompatibel. So kann anstelle des PAL "16L8" der GAL "16V8" von Lattice eingesetzt werden. Auch dieser hat 16 Eingänge und 8 Ausgänge.

</p>

<div class="mw-heading mw-heading2"><h2 id="IC-Typen">IC-Typen</h2></div>

<p>PALs:

</p>

<ul><li>PAL16R4… (kurz: 16R4) von Texas Instruments</li>

<li>AMPAL22V10APC (kurz: 22V10) von AMD, 24PIN DIP, seit 1983</li>

<li>TI16L8-25 (kurz: 16L8), philippinischer Produzent</li>

<li>16X4, Hersteller?</li></ul>

<p>GALs:

</p>

<ul><li>PALCE16V8H-25JC (kurz: 16V8H) von AMD, 20PIN DIP</li>

<li>PALCE16V8Z-12PI (kurz: 16V8Z) von AMD, 20PIN DIP</li>

<li>PALCE16V8H-25 (kurz: 16V8H) von AMD, 20PIN DIP</li>

<li>PALCE 16V8H-25JC/4 (kurz: 16V8H) von AMD, 20PIN (4x5PINs)</li></ul>

<div class="mw-heading mw-heading2"><h2 id="Literatur">Literatur</h2></div>

<ul><li><cite style="font-style:italic">PAL/PLE Device. Programmable Logik Array Handbook</cite>. 5. Auflage. Monolithic Memories, 1986 (<a rel="nofollow" class="external text" href="https://archive.org/details/bitsavers_mmidataBoo1986_69835418">archive.org</a>).<span class="Z3988" title="ctx_ver=Z39.88-2004&rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook&rfr_id=info:sid/de.wikipedia.org:Programmable+Array+Logic&rft.btitle=PAL%2FPLE+Device.+Programmable+Logik+Array+Handbook&rft.date=1986&rft.edition=5.&rft.genre=book&rft.pub=Monolithic+Memories" style="display:none"> </span></li>

<li>Ton Zengerink: <cite style="font-style:italic">PAL-Praxis: der Umgang mit den modernen programmierbaren Logikbausteinen</cite>. Franzis, München 1987, ISBN 3-7723-8551-6.<span class="Z3988" title="ctx_ver=Z39.88-2004&rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook&rfr_id=info:sid/de.wikipedia.org:Programmable+Array+Logic&rft.au=Ton++Zengerink&rft.btitle=PAL-Praxis%3A+der+Umgang+mit+den+modernen+programmierbaren+Logikbausteinen&rft.date=1987&rft.genre=book&rft.isbn=3772385516&rft.place=M%C3%BCnchen&rft.pub=Franzis" style="display:none"> </span></li>

<li>Advanced Micro Devices (Hrsg.): <cite style="font-style:italic">PAL Device Handbook</cite>. 1988 (<a rel="nofollow" class="external text" href="https://archive.org/details/bitsavers_amddataBooandbook_34424999">archive.org</a> [abgerufen am 3. Januar 2020]).<span class="Z3988" title="ctx_ver=Z39.88-2004&rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook&rfr_id=info:sid/de.wikipedia.org:Programmable+Array+Logic&rft.btitle=PAL+Device+Handbook&rft.date=1988&rft.genre=book" style="display:none"> </span></li>

<li>Advanced Micro Devices (Hrsg.): <cite style="font-style:italic">PAL Device Data Book</cite>. 1988.<span class="Z3988" title="ctx_ver=Z39.88-2004&rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook&rfr_id=info:sid/de.wikipedia.org:Programmable+Array+Logic&rft.btitle=PAL+Device+Data+Book&rft.date=1988&rft.genre=book" style="display:none"> </span></li></ul>

<ul><li><i>Programmable Logic Manual – GAL Products.</i> SGS-Thomson, 1988.</li>

<li>Dieter Bitterle: <i>GALs, Programmierbare Logikbausteine in Theorie und Praxis.</i> 2. Auflage, Franzis-Verlag, München 1992, ISBN 3-7723-5903-5.</li>

<li>Dieter Bitterle: <i>Schaltungstechnik mit GALs, Über 50 Schaltungen für die praktische Anwendung.</i> Franzis-Verlag, München 1992, ISBN 3-7723-4681-2.</li>

<li>Erwin Böhmer, Dietmar Ehrhardt, Wolfgang Oberschelp: <i>Elemente der angewandten Elektronik.</i> 15. Auflage, Vieweg Verlag, Wiesbaden 2007, ISBN 978-3-8348-9021-4, Kapitel <i>ROMs, PROMs und PLDs</i>, S. 268–269, Aufbau und Programmierung von GALs im Anhang S. 418–419.</li></ul>

<div class="mw-heading mw-heading3"><h3 id="Weitere">Weitere</h3></div>

<ul><li><i>Integrierte programmierbare Logikschaltungen. Datenbuch.</i> Valvo GmbH, 1984.</li>

<li><cite style="font-style:italic">Programmable Logic Devices Databook & Design Guide</cite>. National Semiconductor, 1990 (<a rel="nofollow" class="external text" href="https://archive.org/details/bitsavers_nationaldaProgrammableLogicDevicesDataBookandDesig_19297313">archive.org</a> [abgerufen am 3. Januar 2020]).<span class="Z3988" title="ctx_ver=Z39.88-2004&rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook&rfr_id=info:sid/de.wikipedia.org:Programmable+Array+Logic&rft.btitle=Programmable+Logic+Devices+Databook+%26+Design+Guide&rft.date=1990&rft.genre=book&rft.pub=National+Semiconductor" style="display:none"> </span></li>

<li>A. Auer: <i>Programmierbare Logik-IC, Eigenschaften, Anwendung, Programmierung.</i> Hüthig Buch, Heidelberg 1990, ISBN 3778519107 (Aufbau und Programmierung von Programmable Logic Device (PLD), Generic Array Logic (GAL), Abänderbarer Gatteranordnung (AGA) und Logic Cell Array (LCA)).</li>

<li>Geoff Bostock: <cite style="font-style:italic">Programmable logic handbook</cite>. 2. Auflage. Butterworth Heinemann, Oxford / Boston 1993, ISBN 0-7506-0808-0.<span class="Z3988" title="ctx_ver=Z39.88-2004&rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Abook&rfr_id=info:sid/de.wikipedia.org:Programmable+Array+Logic&rft.au=Geoff+Bostock&rft.btitle=Programmable+logic+handbook&rft.date=1993&rft.edition=2&rft.genre=book&rft.isbn=0750608080&rft.place=Oxford+%2F+Boston&rft.pub=Butterworth+Heinemann" style="display:none"> </span></li></ul>

<div class="mw-heading mw-heading2"><h2 id="Weblinks">Weblinks</h2></div>

<div class="sisterproject" style="margin:0.1em 0 0 0;"><div class="noresize noviewer" style="display:inline-block; line-height:10px; min-width:1.6em; text-align:center;" aria-hidden="true" role="presentation"><span class="mw-default-size" typeof="mw:File"><span title="Commons"></span></span></div><b><span class=""><a class="external text" href="https://commons.wikimedia.org/wiki/Category:Programmable_Array_Logic?uselang=de"><span lang="en">Commons</span>: Programmable Array Logic</a></span></b> – Sammlung von Bildern, Videos und Audiodateien</div>

<ul><li><a rel="nofollow" class="external text" href="http://www.computerhistory.org/semiconductor/timeline/1978-PAL.html">Computer History Museum timeline/1978-PAL</a> auf computerhistory.org (englisch)</li>

<li><a rel="nofollow" class="external text" href="https://www.ti.com/lit/ds/symlink/pal16r4am.pdf">Datenblatt von PAL ICs</a> auf ti.com(März 1992, englisch)</li></ul>

<div class="mw-heading mw-heading2"><h2 id="Einzelnachweise">Einzelnachweise</h2></div>

<li id="cite_note-1"><span class="mw-cite-backlink"><a href="#cite_ref-1">↑</a></span> <span class="reference-text">Manfred Seifart: "Prinzipielle Struktur einer PLA", In: "Digitale Schaltungen", VEB Verlag Technik Berlin, DDR, Berlin 1986, zweite Auflage, ISBN 3-341-00148-4., PROM PLA und PAL auf S. 273</span>

</li>

<cite style="font-style:italic">Monolithic Memories announces: a revolution in logic design</cite>. In: <cite style="font-style:italic">Electronic Design</cite>. 26. Jahrgang, <span style="white-space:nowrap">Nr.<span style="display:inline-block;width:.2em"> </span>6</span>. Hayden Publishing, Rochelle, NJ 18. März 1978, <span style="white-space:nowrap">S.<span style="display:inline-block;width:.2em"> </span>148B bis 148C</span>.<span class="Z3988" title="ctx_ver=Z39.88-2004&rft_val_fmt=info%3Aofi%2Ffmt%3Akev%3Amtx%3Ajournal&rfr_id=info:sid/de.wikipedia.org:Programmable+Array+Logic&rft.atitle=Monolithic+Memories+announces%3A+a+revolution+in+logic+design&rft.date=1978-03-18&rft.genre=journal&rft.issue=6&rft.jtitle=Electronic+Design&rft.pages=148B+bis+148C&rft.place=Rochelle%2C+NJ&rft.pub=Hayden+Publishing&rft.volume=26.+Jahrgang" style="display:none"> </span> Introductory advertisement on PAL (Programmable Array Logic).</span>

</li>

<li id="cite_note-3"><span class="mw-cite-backlink"><a href="#cite_ref-3">↑</a></span> <span class="reference-text">"Integrierte programmierbare Logikschaltungen. Datenbuch." Valvo GmbH, 1984</span>

</li>

<li id="cite_note-4"><span class="mw-cite-backlink"><a href="#cite_ref-4">↑</a></span> <span class="reference-text">Manfred Seifart: "Prinzipielle Struktur einer PLA", In: "Digitale Schaltungen", VEB Verlag Technik Berlin, DDR, Berlin 1986, zweite Auflage, ISBN 3-341-00148-4, S. 273</span>

</li>

<li id="cite_note-5"><span class="mw-cite-backlink"><a href="#cite_ref-5">↑</a></span> <span class="reference-text">"Programmable Logic Manual - GAL Products", First Edition, October 1988, SGS-Thomson</span>

</li>

</li>

<li id="cite_note-7"><span class="mw-cite-backlink"><a href="#cite_ref-7">↑</a></span> <span class="reference-text">Erwin Böhmer/Dietmar Ehrhardt/Wolfgang Oberschelp: Elemente der angewandten Elektronik, Vieweg Verlag Wiesbaden, 2007, 15. Auflage, Anmerkungen zu PAL/PLD/GAL/CPLD S. 418</span>

</li>

<li id="cite_note-8"><span class="mw-cite-backlink"><a href="#cite_ref-8">↑</a></span> <span class="reference-text">Erwin Böhmer: Elemente der angewandten Elektronik, Vieweg Verlag Wiesbaden, 1996, 10. Auflage, Kapitel "ROM, PLD und PAL" S. 269</span>

</li>

</ol>

/* start https://de.wikipedia.org/ */

.mw-parser-output table.erw-nav-zebra>tbody>:nth-child(odd){background-color:var(--dewiki-hintergrundfarbe-basis)}.mw-parser-output .erw-nav-farbschema-blau .erw-nav-leiste{background-color:#f5f5f5}.mw-parser-output .erw-nav-farbschema-blau .erw-nav-gruppe{background-color:#e5ecf2}.mw-parser-output .erw-nav-farbschema-grau .erw-nav-leiste,.mw-parser-output .erw-nav-farbschema-grau .erw-nav-gruppe{background-color:#ececec}.mw-parser-output .erweiterte-navigationsleiste .klappleiste-inhalt>.wikitable>*>tr{border-top:2px solid #fdfdfd!important;border-bottom:2px solid #fdfdfd!important}@media screen{html.skin-theme-clientpref-night .mw-parser-output .erw-nav-farbschema-blau .erw-nav-leiste,html.skin-theme-clientpref-night .mw-parser-output .erw-nav-farbschema-blau .erw-nav-gruppe,html.skin-theme-clientpref-night .mw-parser-output .erw-nav-farbschema-grau .erw-nav-leiste,html.skin-theme-clientpref-night .mw-parser-output .erw-nav-farbschema-grau .erw-nav-gruppe{background-color:#202122}html.skin-theme-clientpref-night .mw-parser-output .erweiterte-navigationsleiste .klappleiste-inhalt .wikitable tr,html.skin-theme-clientpref-night .mw-parser-output .erweiterte-navigationsleiste .klappleiste-inhalt .wikitable td{border-color:#101418!important}html.skin-theme-clientpref-night .mw-parser-output .erw-nav-bild span[typeof="mw:File"] img{background-color:#c8ccd1}}@media screen and (prefers-color-scheme:dark){html.skin-theme-clientpref-os .mw-parser-output .erw-nav-farbschema-blau .erw-nav-leiste,html.skin-theme-clientpref-os .mw-parser-output .erw-nav-farbschema-blau .erw-nav-gruppe,html.skin-theme-clientpref-os .mw-parser-output .erw-nav-farbschema-grau .erw-nav-leiste,html.skin-theme-clientpref-os .mw-parser-output .erw-nav-farbschema-grau .erw-nav-gruppe{background-color:#202122}html.skin-theme-clientpref-os .mw-parser-output .erweiterte-navigationsleiste .klappleiste-inhalt .wikitable tr,html.skin-theme-clientpref-os .mw-parser-output .erweiterte-navigationsleiste .klappleiste-inhalt .wikitable td{border-color:#101418!important}html.skin-theme-clientpref-os .mw-parser-output .erw-nav-bild span[typeof="mw:File"] img{background-color:#c8ccd1}}.mw-parser-output .erweiterte-navigationsleiste .hlist .wikitable{border-top:0px!important;border-bottom:0px!important;margin-top:0!important;margin-bottom:0!important}.mw-parser-output .erweiterte-navigationsleiste .hlist .wikitable tr:first-of-type td{border-top:0px!important}.mw-parser-output .erweiterte-navigationsleiste .hlist .wikitable tr:last-of-type td{border-bottom:0px!important}

/* end https://de.wikipedia.org/ */

</style><style data-mw-deduplicate="TemplateStyles:r260755238">

/* start https://de.wikipedia.org/ */

.mw-parser-output div.klappleiste{border:1px solid var(--dewiki-rahmenfarbe1);clear:both;font-size:95%;box-sizing:border-box;margin-top:1.5em;padding:2px}.mw-parser-output div.klappleiste:after{clear:both;content:"";display:block}.mw-parser-output div.klappleiste-bild{float:left;padding:2px}.mw-parser-output div.klappleiste-kopf{background:var(--dewiki-hintergrundfarbe5);color:var(--color-base,#202122);text-align:center;font-weight:bold}.mw-parser-output div.klappleiste.mw-collapsed .klappleiste-bild{display:none}.mw-parser-output div.klappleiste+div.klappleiste,.mw-parser-output div.klappleiste+link+div.klappleiste,.mw-parser-output div.klappleiste+link+link+div.klappleiste,.mw-parser-output div.klappleiste+link+style+div.klappleiste,.mw-parser-output div.klappleiste+style+div.klappleiste,.mw-parser-output div.klappleiste+style+style+div.klappleiste,.mw-parser-output div.klappleiste+style+link+div.klappleiste{margin-top:-1px}@media screen{html.skin-theme-clientpref-night .mw-parser-output .klappleiste-bild span[typeof="mw:File"]:not(.skin-invert-image) img{background-color:#c8ccd1}}@media screen and (prefers-color-scheme:dark){html.skin-theme-clientpref-os .mw-parser-output .klappleiste-bild span[typeof="mw:File"]:not(.skin-invert-image) img{background-color:#c8ccd1}}

/* end https://de.wikipedia.org/ */

</style>

<div class="klappleiste-kopf"><a href="Programmierbare_logische_Schaltung" title="Programmierbare logische Schaltung">Programmierbare Logik</a></div>

<td class="erw-nav-gruppe" style="white-space: nowrap;text-align: right;border: 1px solid transparent;border-top: 1px solid #FFF;border-bottom: 2px solid #FFF;padding: 0 1em;"><b>Konzepte</b>

</td>

<p><a href="Anwendungsspezifische_integrierte_Schaltung" title="Anwendungsspezifische integrierte Schaltung">ASIC</a> •

<a href="System-on-a-Chip" title="System-on-a-Chip">SoC</a> •

(<a href="Configurable_Logic_Block" title="Configurable Logic Block">CLB</a>) •

<a href="Complex_Programmable_Logic_Device" title="Complex Programmable Logic Device">CPLD</a> •

<a href="Erasable_Programmable_Logic_Device" title="Erasable Programmable Logic Device">EPLD</a> •

<a href="Programmierbare_logische_Anordnung" title="Programmierbare logische Anordnung">PLA</a> •

<a class="mw-selflink selflink">PAL</a> •

<a class="mw-selflink selflink">GAL</a> •

<a href="PSoC" title="PSoC">PSoC</a> •

<a href="Reconfigurable_Computing" title="Reconfigurable Computing">Reconfigurable Computing</a>

(<a href="Xputer" title="Xputer">Xputer</a>) •

Soft microprocessor •

Circuit underutilization •

High-level synthesis •

<a href="Hardwarebeschleunigung" title="Hardwarebeschleunigung">Hardwarebeschleunigung</a>

</p>

</td></tr>

<tr>

<td class="erw-nav-gruppe" style="white-space: nowrap;text-align: right;border: 1px solid transparent;border-top: 1px solid #FFF;border-bottom: 2px solid #FFF;padding: 0 1em;"><b>Programmiertechnik</b>

</td>

<p><a href="Gate-Array" title="Gate-Array">Masken-programmiert</a> •

<a href="Antifuse-Technologie" title="Antifuse-Technologie">Antifuse</a> •

<a href="Erasable_Programmable_Read-Only_Memory" title="Erasable Programmable Read-Only Memory">EPROM</a> •

<a href="Electrically_Erasable_Programmable_Read-Only_Memory" title="Electrically Erasable Programmable Read-Only Memory">E²PROM</a> •

<a href="Flash-Speicher" title="Flash-Speicher">Flash</a> •

</p>

</td></tr>

<tr>

</td>

<p><a href="Verilog" title="Verilog">Verilog</a>

(A,

AMS) •

(<a href="Very_High_Speed_Integrated_Circuit_Hardware_Description_Language" title="Very High Speed Integrated Circuit Hardware Description Language">AMS</a>,

VITAL) •

<a href="SystemVerilog" title="SystemVerilog">SystemVerilog</a>

(DPI) •

<a href="SystemC" title="SystemC">SystemC</a> •

AHDL •

Handel-C •

<a href="Property_Specification_Language" title="Property Specification Language">PSL</a> •

UPF •

<a href="PALASM" title="PALASM">PALASM</a> •

<a href="Advanced_Boolean_Equation_Language" title="Advanced Boolean Equation Language">ABEL</a> •

CUPL •

OpenVera •

C to HDL •

Flow to HDL •

MyHDL •

<a href="Just_Another_Hardware_Definition_Language" title="Just Another Hardware Definition Language">JHDL</a> •

ELLA

</p>

</td></tr>

<tr>

<td class="erw-nav-gruppe" style="white-space: nowrap;text-align: right;border: 1px solid transparent;border-top: 1px solid #FFF;border-bottom: 2px solid #FFF;padding: 0 1em;"><b>Hersteller</b>

</td>

<p>Accellera •

Achronix •

<a href="Altera" title="Altera">Altera</a> (<a href="Intel" title="Intel">Intel</a>) •

<a href="AMD" title="AMD">AMD</a> (<a href="Xilinx" title="Xilinx">Xilinx</a>) •

Aldec •

<a href="Bitmain" title="Bitmain">Bitmain</a> •

<a href="Cadence_Design_Systems" title="Cadence Design Systems">Cadence</a> •

Duolog •

Forte •

<a href="Infineon" title="Infineon">Infineon</a> (<a href="Cypress_Semiconductor_Corporation" title="Cypress Semiconductor Corporation">Cypress</a>) •

<a href="Lattice_Semiconductor_Corporation" title="Lattice Semiconductor Corporation">Lattice</a> •

<a href="Mentor_Graphics" title="Mentor Graphics">Mentor Graphics</a> •

<a href="Microchip_Technology" title="Microchip Technology">Microchip Technology</a> •

<a href="Signetics" title="Signetics">Signetics</a> •

<a href="Synopsys" title="Synopsys">Synopsys</a>

(Magma,

Virage Logic) •

<a href="Texas_Instruments" title="Texas Instruments">Texas Instruments</a> •

Tabula •

</p>

</td></tr>

<tr>

<td class="erw-nav-gruppe" style="white-space: nowrap;text-align: right;border: 1px solid transparent;border-top: 1px solid #FFF;border-bottom: 1px solid #FFF;padding: 0 1em;"><b>Produkte</b>

</td>

<td class="erw-nav-gruppe" style="white-space: nowrap;text-align: right;border: 1px solid transparent;border-top: 1px solid #FFF;border-bottom: 2px solid #FFF;padding: 0 1em;"><b>Hardware</b>

</td>

<p><a href="Stratix" class="mw-redirect" title="Stratix">Stratix</a> •

<a href="Altera#Produkte" title="Altera">Agilex</a> •

<a href="Altera#Produkte" title="Altera">Cyclone</a> •

<a href="Altera#Produkte" title="Altera">Arria</a> •

<a href="Altera#Produkte" title="Altera">Max</a> •

Kintex •

Zynq •

Virtex •

iCE

</p>

</td></tr>

<tr>

<td class="erw-nav-gruppe" style="white-space: nowrap;text-align: right;border: 1px solid transparent;border-top: 1px solid #FFF;border-bottom: 2px solid #FFF;padding: 0 1em;"><b>Software</b>

</td>

<p><a href="Altera#Quartus" title="Altera">Intel Quartus Prime</a> •

Xilinx ISE •

Xilinx Vivado •

ModelSim •

VTR

</p>

</td></tr>

<tr>

</td>

<td class="erw-nav-gruppe" style="white-space: nowrap;text-align: right;border: 1px solid transparent;border-top: 1px solid #FFF;border-bottom: 2px solid #FFF;padding: 0 1em;"><b>Proprietär</b>

</td>

<p>ARC •

<a href="Arm_Cortex-M" title="Arm Cortex-M">Arm Cortex-M</a> •

<a href="PowerPC" title="PowerPC">PowerPC</a> •

<a href="LEON" title="LEON">LEON</a> •

<a href="Lattice_Semiconductor_Corporation" title="Lattice Semiconductor Corporation">LatticeMico8</a> •

<a href="MicroBlaze" title="MicroBlaze">MicroBlaze</a> •

<a href="PicoBlaze" title="PicoBlaze">PicoBlaze</a> •

<a href="Altera_Nios" title="Altera Nios">Nios</a> •

</p>

</td></tr>

<tr>

<td class="erw-nav-gruppe" style="white-space: nowrap;text-align: right;border: 1px solid transparent;border-top: 1px solid #FFF;border-bottom: 1px solid #FFF;padding: 0 1em;"><b>Open-Source</b>

</td>

<p><a href="Java-Prozessor" title="Java-Prozessor">JOP</a> •

<a href="Lattice_Semiconductor_Corporation" title="Lattice Semiconductor Corporation">LatticeMico32</a> •

OpenCores •

<a href="OpenRISC" title="OpenRISC">OpenRISC</a> •

<a href="RISC-V" title="RISC-V">RISC-V</a> •

Zet

</p>

</td></tr>

</tbody></table></div>

</td></tr>

</tbody></table></div>

</td></tr>

</tbody></table></div></div></div><div><div class="zim-footer">

Dieser Artikel wurde von <a class="external text" title="Zuletzt bearbeitet am 2022-11-12" href="https://de.wikipedia.org/wiki/?title=Programmable_Array_Logic&oldid=227918148">Wikipedia</a> herausgegeben. Der Text ist unter <a class="external text" href="https://creativecommons.org/licenses/by-sa/4.0/deed.de">Creative Commons Attribution-Share Alike 4.0</a> verfügbar, sofern nicht anders angegeben. Für die Mediendateien können zusätzliche Bedingungen gelten.

</div>

</div></div>

</div>

</main>

</div>

</body></html>